做一款芯片最根基的环节是设计->流片->封装->测试，，芯片成本组成通常为人力成本20%，，流片40%，，封装35%，，测试5%【对于先进工艺，，流片成本可能超过60%】。。。

由此可见，，测试是芯片各个环节中最“便宜”的一步，，在这个每家公司都喊着“Cost Down”的强烈市场中，，人力成本逐年攀升，，晶圆厂和封装厂都在乙方市场中“叱咤风浪”，，唯独只有测试显得不那么难啃，，Cost Down的算盘落到了测试的头上。。。但仔细算算，，测试省50%，，总成本也只省2.5%，，流片或封装省15%，，测试就相当于免费了。。。但测试是产品质量最后一关，，若没有优良的测试，，产品PPM【百万失效能】过高，，退回或者赔偿都远远不是5%的成本能代表的。。。

芯片必要做哪些测试呢？

重要分三大类：芯片职能测试、、机能测试、、靠得住性测试，，芯片产品要上市三大测试缺一不成。。。

职能测试看芯片对不合机能测试看芯片好不好靠得住性测试看芯片牢不牢职能测试，，是测试芯片的参数、、指标、、职能。。。

机能测试，，由于芯片在出产制作过程中，，有无数可能的引入缺点的步骤，，即便是统一批晶圆和封装制品，，芯片也各有曲直，，所以必要进行筛选。。。

靠得住性测试，，芯片通过了职能与机能测试，，得到了好的芯片，，但是芯片在雷雨天、、三伏天、、风雪天能否正常工作，，以及芯片能用一个月、、一年还是十年等等，，这些都要通过靠得住性测试进行评估。。。

那要实现这些测试，，我们有哪些伎俩呢？

测试步骤：板级测试、、晶圆CP测试、、封装后制品FT测试、、系统级SLT测试、、靠得住性测试，，多策并举。。。

● 板级测试，，重要利用于职能测试，，使用PCB板+芯片搭建一个“仿照”的芯片工作环境，，把芯片的接口都引出，，检测芯片的职能，，或者在各类严苛环境下看芯片能否正常工作。。。必要利用的设备重要是仪器仪表，，必要制作的重要是EVB评估板。。。

● 晶圆CP测试，，常利用于职能测试与机能测试中，，相识芯片职能是否正常，，以及筛掉芯片晶圆中的故障芯片。。。CP【Chip Probing】顾名思义就是用探针【Probe】来扎Wafer上的芯片，，把各类信号输入进芯片，，把芯片输出响应抓取并进行比力和推算，，也有一些特殊的场景会用来配置调整芯片【Trim】。。。必要利用的设备重要是自动测试设备【ATE】+探针台【Prober】+仪器仪表，，必要制作的硬件是探针卡【Probe Card】。。。

● 封装后制品FT测试，，常利用与职能测试、、机能测试和靠得住性测试中，，查抄芯片职能是否正常，，以及封装过程中是否出缺点产生，，并且援手在靠得住性测试中用来检测经过“火雪雷电”之后的芯片是不是还能工作。。。必要利用的设备重要是自动测试设备【ATE】+机械臂【Handler】+仪器仪表，，必要制作的硬件是测试板【Loadboard】+测试插座【Socket】等。。。

● 系统级SLT测试，，常利用于职能测试、、机能测试和靠得住性测试中，，时时作为制品FT测试的补充而存在，，顾名思义就是在一个系统环境下进行测试，，就是把芯片放到它正常工作的环境中运行职能来检测其曲直，，弊端是只能覆盖一部门的职能，，覆盖率较低所以通常是FT的补充伎俩。。。必要利用的设备重要是机械臂【Handler】，，必要制作的硬件是系统板【System Board】+测试插座【Socket】。。。

● 靠得住性测试，，重要就是针对芯片施加各类刻薄环境，，好比ESD静电，，就是仿照人体或者仿照工业体去给芯片加瞬间大电压。。。再好比老化HTOL【High Temperature Operating Life】，，就是在高温下加快芯片老化，，而后估算芯片寿命。。；褂蠬AST【Highly Accelerated Stress Test】测试芯片封装的耐湿能力，，待测产品被置于严苛的温度、、湿度及压力下测试，，湿气是否会沿者胶体或胶体与导线架之接口渗入封装体从而败坏芯片。。。

总结与瞻望

芯片测试绝不是一个单一的鸡蛋里挑石头，，不仅仅是“挑剔”“严苛”就能够，，还必要全流程的节制与参加。。。从芯片设计起头，，就应试虑到若何测试，，是否应增长DFT【Design for Test】设计，，是否能够通过设计职能自测试【FuncBIST】削减对外围电路和测试设备的依赖。。。在芯片开启验证的时辰，，就应试虑最终出具的测试向量，，应把验证的Test Bench依照基于周期【Cycle base】的方式来写，，这样天生的向量也更容易转换和预防数据遗漏等等。。。在芯片流片Tapout阶段，，芯片测试的规划就应制订结束，，ATE测试的法式开发与CP/FT硬件制作同步执行，，确保芯片从晶圆产线下来就开启调试，，把芯片开发周期极大的缩短。。。最终进入量产阶段测试就更重要了，，若何去监督节制测试良率，，若何应对客诉和PPM低的情况，，若何持续的优化测试流程，，提升测试法式效能，，缩减测试功夫，，降低测试成本等等等等。。。所以说芯片测试不仅仅是成本的问题，，其实是质量+效能+成本的平衡艺术！

注：素材内容来自于网络，，仅做分享，，如有侵权请联系伟德国际1946bv删除。。。